英伟达入股RISC-V处理器IP厂商SiFive

最新资讯

雷达信号预处理系统的FPGA图形化设计

针对一次雷达FPGA信号处理开发效率低的问题，提出基于System Generator的图形化设计方法。通过构建数字波束合成、下变频和脉冲压缩等算法的可视化模型，实现算法设计到硬件部署的全流程开发。基于Xilinx Virtex-7的雷达处理板测试表明，预处理系统能稳定输出正确脉冲压缩信号，配合DSP可实现8 km距离上无人机的连续跟踪；还能缩短开发周期，降低资源占用并优化布线。该研究为雷达信号处理系统提供了一种高效开发范式，适用于算法快速迭代与工程化应用场景。

发表于：2026/5/15

一种频偏估计算法及其FPGA实现方案

为了提升无线通信系统中频偏估计的准确性与实时性，提出了一种融合自相关与导频辅助的频偏估计算法，并在Xilinx Zynq-7000 SoC平台上完成了该算法的FPGA实现与优化。首先，基于频偏数学模型与AWGN信道分析，构建了频偏对接收信号影响的理论框架，并采用MATLAB仿真验证了频谱漂移特性。在算法设计方面，自相关法用于粗频偏估计，导频辅助法实现细化调整，两者经融合形成高鲁棒性的混合算法。仿真结果表明，该方法在SNR较低环境下亦具备良好的估计精度，BER与MSE性能优于传统单一算法。随后，在Zynq FPGA上完成算法的模块化实现，涵盖自相关计算、导频同步、频偏补偿等核心模块，并通过资源优化策略有效降低逻辑利用率与功耗。综合仿真与上板验证结果表明，该算法在保证高精度的同时，系统逻辑资源占用率控制在35%以内，满足实际通信场景中对实时性、资源和功耗的综合要求。该研究为高性能、可部署的频偏估计与补偿系统设计提供了可行方案。

发表于：2026/5/15

中国科学家成功研制“九章四号”量子计算原型机

5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。

发表于：2026/5/14

基于高速电平迁移电路的OTP存储阵列供电设计

针对反熔丝OTP存储器在不同工作模式下的电压需求，基于SMIC 28 nm CMOS工艺，提出了一种Cascode结构的Level Shifter单元及分块供电设计。实现了OTP存储器在编程和读取模式下WL/PL和BL端电压的快速切换，使得Level Shifter单元翻转延时小于2 ns，分块供电设计降低了电容的寄生效应对OTP存储器读取阈值的影响，保证了OTP存储器编程和读取功能正常。

发表于：2026/5/13

一种SM4算法的高效FPGA实现

随着信息安全和数据隐私需求的日益增长，国产SM4分组密码算法在政务、商业等信息传输领域具有重要应用价值。 针对SM4算法在FPGA实现中的性能瓶颈问题，提出一种高效的全流水线硬件架构。通过优化S盒的硬件实现，将每轮迭代中的S盒数量从4个减少至1个，并采用组合逻辑实现快速替换，显著降低资源消耗。同时，设计32级全流水线加解密模块，实现多数据块的并行处理，将加解密吞吐率压缩至一个时钟周期。实验基于Xilinx Zynq7045平台，结果表明，该设计在不使用额外存储器资源的情况下，工作频率达到412 MHz，吞吐率高达52.7 Gb/s，单位面积吞吐率性能较现有方案提升20%以上。

发表于：2026/4/15

一种适用于过程层报文的压缩方法及其FPGA实现

无损压缩算法是智能变电站过程层网络信息处理和存储的核心算法，哈夫曼算法是一种通用的无损压缩方法，在电力系统通信网络中有广泛的应用。基于通用的哈夫曼编码压缩方法，结合智能变电站过程层网络的场景特点，采用可旁路字典计算的方式，提出一种改进的哈夫曼编码压缩方法。该方法以过程层报文字符的频率统计特征为依据，决定是否复用前序报文生产的压缩字典，可以有效地降低压缩过程的计算量和计算延迟。同时提出该方法在现场可编程门阵列器件（FPGA）中的设计实现，介绍各个模块的微架构，详细分析重点模块的设计方法，并进行仿真、验证以及结果分析。

发表于：2026/4/15

基于FPGA的TDLAS甲烷检测电路系统设计与实现

可调谐激光吸收光谱（TDLAS）技术因其灵敏度高的特性而被广泛应用于气体探测领域。然而在实际应用过程中，气体检测极限常受到激光器控制稳定性和锁相放大器性能的影响。针对这一问题，设计并实现了一套基于FPGA的甲烷气体检测电路系统。该电路系统集成了激光器电流驱动、温度控制模块以及锁相放大模块，可以调节激光器驱动电流并保持激光器温度稳定，同时实现调制解调功能。实验结果表明，将激光器驱动电流设定为62.5 mA时，输出电流波动为±1.5 μA；将激光器温度设定为30 ℃，温度波动为±0.0063 ℃。使用光程为15 m的吸收池，通入2-20 μmol/mol浓度的甲烷依次解调二次谐波信号，甲烷浓度为20 μmol/mol时计算求得单个周期二次谐波信号信噪比为42.66 dB，由此可得检测下限为146.98 nmol/mol。在20 μmol/mol甲烷浓度条件下进一步地连续测量并计算Allan偏差，作图得到249 s时Allan偏差为17.25 nmol/mol。结果表明该电路系统具有较高的甲烷探测灵敏度。

发表于：2026/4/15

基于代码审查的FPGA黑盒测试方法研究与实践

近年来，现场可编程门阵列（FPGA）在高性能计算、航空航天、通信系统等关键重要领域的应用逐渐广泛、功能愈发重要，FPGA软件测试重要性与日俱增，然而FPGA软件测试始终面临知识产权核（IP核）测试不充分的问题。提出了一种基于代码审查的黑盒测试方法，该方法将代码静态分析与黑盒测试相结合，旨在提升测试充分性。首先回顾了FPGA软件测试的现状，分析了动态与静态分析技术的局限，明确了黑盒测试在IP核验证中的重要性。随后，构建了基于代码审查的黑盒测试框架，包括规则检查与配置项检查两大核心环节，用于识别并解决设计中的潜在问题。通过PLL IP核复位信号缺失与RS422接口LVDS原语终端阻抗匹配错误的案例分析，展示了该方法在FPGA测试项目中的有效应用。

发表于：2026/4/14

互连线延迟对测试时间的影响研究

FPGA器件在量产测试过程中，其内部的互连资源占据了大量测试时间，如何降低测试时间、节约测试成本一直是困扰量产的难题。针对上述问题，以XCKU5P型FPGA为验证代表，通过Vivado对其被测互连线路径进行时序仿真，并基于ATE实际测量得出互连线传输延迟，与仿真结果基本一致。同时，进一步研究了不同测试温度下的互连线延迟，找到了ATE对FPGA互连功能测试过程中合理且稳定的延迟等待时间。经验证，在满足低温功能测试要求设置的最低延迟等待基础上再加100 ns，即可满足三温测试稳定性要求，有效减少了凭借经验设置的非必要冗余等待时间，提高了测试效率、降低了测试成本。

发表于：2026/4/14

英伟达入股RISC-V处理器IP厂商SiFive

2026年4月9日，RISC-V处理器IP厂商SiFive正式宣布，已通过超额认购的G轮融资筹集了4亿美元（约合人民币27.3亿元），以加速其高性能数据中心CPU路线图。

发表于：2026/4/11