头条 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新资讯 基于FPGA的多种分频设计与实现 利用本文介绍的方法可在对时钟要求比较严格的FPGA系统中，用FPGA内嵌的锁相环资源来实现分频。该设计方法简单方便、节约资源、可移置性强、便于系统升级，因此，在时钟要求不太严格的系统中应用非常广泛，同时在以后的FPGA设计发展中也有很大的应用空间。 发表于：2012/5/4 基于SYSTEM C的FPGA设计方法 System C 是一个C++ 库，也是一种使设计者可以有效地设计出一个软件算法的准确循环模型，硬件结构以及系统级设计的方法。它不仅可以帮助设计人员完成一个复杂的系统设计，还可以避免传统设计中的各种弊端，并提高设计人员的工作效率。 发表于：2012/5/4 基于NiosII的MPEG－4视频播放器设计 本系统在NiosII和FPGA构成的SOPC平台上，使用NiosII的用户自定义指令以硬件逻辑方式实现MPEG-4解码中的IQ、IDCT、MC等计算复杂、高度耗时的功能模块，极大地提高解码速度。从而在以GPL协议发布的XviDCodec基础上，实现SimpleProfile视觉框架下，L1级、QCIF(177×144分辨率)、25fps的MPEG-4实时解码，并通过DMA方式在LCD上加以显示。 发表于：2012/5/4 基于SoPC的孤立词语音识别系统的设计 采用SoPC方法，实现了基于动态时间规整（DTW）算法的孤立词语音识别系统，该系统可以作为电器系统的语音命令控制模块使用。考虑嵌入式系统的特点，对端点检测算法和模式匹配算法进行了选择和调整。实验表明，该语音识别系统运行速度和识别准确性能够适应语音控制的要求。SoPC设计方式灵活，适合对系统进行改进升级。 发表于：2012/5/3 基于MIMO技术的视频缓存器设计 以XilinxDDRIP为基础，采用MIMO技术设计了在EQAM调制器中控制DDRSDRAM的多进多出缓存器。给出了一个网络模型，对资源消耗进行了改进，实际测试表明达到了预期设计要求。 发表于：2012/5/3 Lattice MachXO2 1200ZEPLD评估开发方案 Lattice公司的MachXO2系列是非易失性的无限制重新配置的可编程逻辑器件(PLD),具有低容量PLD,低成本,低功耗和高系统集成度等特点,采用65nm闪存工艺技术,和MachXOPLD相比,逻辑容量增加3x,嵌入存储器曾加10x,静态功耗降低100x,查找表(LUT)从256到6864,主要用在系统应用如通信架构,计算,高端工业设备和高端医疗设备以及消费类电子如智能手机,GPS,数码相机和移动计算等.本文介绍了MachXO2系列主要特性,MachXO2－1200器件框图以及Mac 发表于：2012/5/2 Synopsys将HAPS纠错可见度提升100倍 新思科技公司Synopsys日前宣布：为其HAPS®基于FPGA原型系统的用户推出新版的Deep Trace Debug深度追踪纠错软件。借助HAPS Deep Trace Debug，原型工程师可利用比传统FPGA片上逻辑纠错器所用的存储器高出将近100倍的信号存储容量。新的深度追踪纠错功能同时增强了容量和故障隔离性能，同时释放片上FPGA存储器来满足验证复杂的系统级芯片（SoC）设计之需求。 发表于：2012/5/2 GLOBALFOUNDRIES Fab 8添置工具以实现20纳米及更尖端工艺的3D芯片堆叠 GLOBALFOUNDRIES近日宣布，在为新一代移动和消费电子应用实现3D芯片堆叠的道路上，公司达到了一个重要的里程碑。在其位于美国纽约萨拉托加郡的Fab 8，GLOBALFOUNDRIES已开始安装一套可在尖端20纳米技术平台上的半导体晶圆中构建硅通孔(TSV)的特殊生产工具。此举将使客户能够实现多个芯片的堆叠，从而为满足未来电子设备的高端要求提供了一条新的渠道。 发表于：2012/5/2 一种基FPGA和DSP的高性能PCI数据采集处理卡设计 最近几年具有乘法器及内存块资源的大容量FPGA以及基于IP核嵌入的FPGA开发技术的出现，可以将嵌入式微处理器、专用数字器件和高速DSP算法以IP核的形式方便的嵌入FPGA，以硬件编程的方法实现高速信号处理算法，这种形式的嵌入为高端应用领域提供了超高性价比的解决方案。 发表于：2012/5/1 使用新SRAM工艺实现嵌入式ASIC和SoC的存储器设计 基于传统六晶体管(6T)存储单元的静态RAM存储器块一直是许多嵌入式设计中使用ASIC/SoC实现的开发人员所采用的利器，因为这种存储器结构非常适合主流的CMOS工艺流程，不需要增添任何额外的工艺步骤。 发表于：2012/5/1 <…291292293294295296297298299300…>
