头条 世界首款微处理器MP944被复活 7月27日,嵌入式系统专家亚当·泰勒使用FPGA(现场可编程门阵列)复刻F-14雄猫战斗机的中央大气数据计算机,将其装入3D打印的F-14模型中,成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器,1970年6月随F-14服役,比1971年11月问世的英特尔4004早近一年半,此前因军事保密1998年才解密,是世界首款微处理器,性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片,目前该项目的全部代码和文档已公开在GitHub,供全球开发者查阅。 最新资讯 基于CPLD的任意波形发生器 任意波形发生器(Arbitrary Wave Generator,以下简称AWG)在通信系统、测试系统等方面得到广泛应用。本文利用自主研制的150 MSPS (Million Sampling Per Second)12位DAC (Digital Analog Converter)和300MSPS 12位DAC,基于CPLD技术,设计了一种AWG。要产生的波形通过上位机软件设置,然后将波形数据下载到AWG,AWG在CPLD的高速控制电路下将波形数据送高速DAC进行转换形成所要的波形。下面先分析AWG的硬件结构。 发表于:2012/2/1 AD977A在脑电信号采集系统中的应用 由于脑电信号处理一般都是基于数字技术,因此电极采集到的模拟信号经信号调理后,通过A/D转换器转换成数字信号是必不可少的过程。这里提出一种基于FPGA和AD977A的脑电信号数据采集系统,采用FPGA作为信号处理器,并控制模数转换,从而实现高可靠性,高通用性的脑电信号数据采集系统。 发表于:2012/2/1 基于FPGA的高速SDRAM控制器的视频应用 SDRAM(同步动态存储器)是一种应用广泛的存储器,具有容量大、数据读写速度快、价格低廉等优点,特别适合那些需要海量存储器的应用领域,例如视频方面。 发表于:2012/2/1 赛灵思发布 ISE 13.4 设计套件进一步扩展对 7 系列的支持并提升设计生产力 最新版本包含全新 MicroBlaze 微控制器系统,支持二维眼图扫描的增强型调试功能以及面向Artix-7和Virtex-7XTFPGA的部分可重配置功能 发表于:2012/1/31 基于CPLD的高速可程控数字延迟线系统的设计 针对兰州重离子加速器冷却储存环(HIRFL-CSR)踢轨磁铁(Kicker)电源的需要,设计了一种基于可编程逻辑器件(CPLD)的高速可程控数字延迟线系统。文中分析介绍了数字延迟线系统结构、工作原理及CPLD芯片的设计并给出了仿真波形。该方案满足了Kicker电源对脉冲进行适当延迟的要求,解决了Kicker电源系统脉冲同步的问题。 发表于:2012/1/31 基于ARM的FPGA加载配置实现方案 基于SRAM工艺FPGA在每次上电后需要进行配置,通常情况下FPGA的配置文件由片外专用的EPROM来加载。这种传统配置方式是在FPGA的功能相对稳定的情况下采用的。在系统设计要求配置速度高、容量大、以及远程升级时,这种方法就显得很不实际也不方便。本文介绍了通过ARM对可编程器件进行配置的的设计和实现。 发表于:2012/1/31 FPGA与DS18B20型温度传感器通信的实现 在系统中,FPGA可以分担许多主处理器的工作,提高整体实时性,降低CPU处理的严格实时约束,从而降低CPU软件处理的难度。同时,由于ACTEL公司的ProASICplus系列FPGA的保密特性,可以增强产品知识产权的保护。 本设计应用在电力监控产品中。测量出的装置内部温度用于电量测量精度补偿和报警,对保证产品测量精度和可靠运行具有重要意义。48位ID值用于产品的惟一编码标识和以太网MAC地址,便于产品生产、维护和管理。 发表于:2012/1/31 基于CPLD的单片机PCI接口设计 详细阐述一种利用CPLD实现的8位单片机与PCI设备间的通信接口方案,给出用ABEL HDL编写的主要源程序。该方案在实践中检验通过。 发表于:2012/1/31 用于位置测量的PSoC微控制器与LVDT 与传统微控制器相比,Cypress半导体公司的PSoC微控制器含有用户可配置的逻辑和模拟模块,简化交流信号的生成与测量。PSoC器件具有无需连续CPU的干预就能生成模拟信号的独特功能。PSoC灵活的模拟与数字模块可以驱动一支LVDT,并无需外部电路就可以测量其输出。图1显示的是LVDT接口的完整电路,图2显示的是PSoC微控制器的内部电路框图。 发表于:2012/1/30 基于FPGA的VGA图象信号发生器设计 本文采用FPGA+MCU方案,利用了Cyclone系列的FPGA高达上百兆的工作频率特性为图像数据处理提供了良好的实时性,其内部集成的数字锁相环为系统的工作时钟提供的良好的稳定性,其内部嵌入的存储器可以存储一定容量的图像信息,丰富的I/O资源可以随即扩展外接大容量存储器的特性,因此由 FPGA完成对图像数据的处理及产生行场扫描时序信号。 发表于:2012/1/30 <…319320321322323324325326327328…>