头条 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新资讯 基于Andes Core的ESL解决方案——AndESLive 近年来，IC 设计正在向电子系统级(ESL，electronic system level)解决方案发展。多 家 EDA 公司以及 IP 供应商都推出了各自的 ESL 开发工具。晶心科技(Andes technology) 是亚洲首家完全自主知识产权 32 位嵌入式处理器 IP 核（即 Andes core）的供应商与系 统芯片开发平台的设计公司。晶心科技为基于 Andes core 进行 SoC 设计和开发的客户提供了一套完整的 ESL 解决方案－AndESLive。本文将介绍 AndESLive 这套 ESL 开发工具是如何帮助客户快速确定符合市场需求的最佳体系结构，并实现软硬件并行工作以缩 减开发周期的目的。 发表于：2011/7/14 中芯国际争夺战：CEO王宁国递交辞呈 中芯国际在董事长江上舟辞世后的一个多星期以来，出现了有史以来最大的动荡。伴随着现任CEO王宁国在例行董事会意外落选执行董事一职，中芯国际大股东大唐电信与其他海外股东间对控制权的争夺浮出水面。而且，斗争很快蔓延至公司内部，形成了以CEO王宁国和COO杨士宁为主的两派博弈。 发表于：2011/7/14 基于循环前缀的同步算法及FPGA实现 本文要讨论的基于ML(最大似然估计)时频同步算法是vande Beek等人提出来的，这是一个利用CP所携带的信息完成定时同步和载波同步的最大似然估计算法。它利用OFDM系统循环冗佘扩展的循环前缀携带的信息进行同步估计，避免了基于导频码的同步估计带来的频率和功率资源的浪费。 发表于：2011/7/14 基于FPGA的嵌入式以太网与Matlab通信系统设计 本文研究了TCP／IP通信协议在Xilinx公司FPGA上的实现，介绍了其软硬件的系统组成及原理，通过建立一个例子加以说明和应用这个设计平台，证明了此平台设计可行性，并且完成了FPGA与Matlab的通信，为数据的实时显示及实时控制提供了很好的平台和设计方法，本设计也完成了CPU软核设计的实现，其功能可根据需要进行定制，非常灵活，不但引入了软核处理器和嵌入式操作系统Xilkernel，而且应用了Lw-IP_300b栈，使用大量的IP核，这样大大降低了系统平台的复杂度，缩短了开发的周期，其软硬件部分的设计分离的设计架构，使得整个系统修改和重构更加方便，真正实现了所谓的片上系统。而本设计采用Matlab接收数据，并且可利用其强大的数据采集、处理、仿真、实时动态显示的功能来更好完成数据分析研究。 发表于：2011/7/14 基于SCA规范下FPGA的硬件抽象层设计 软件无线电(Software Radio)是指用软件定义的、能实现多种功能的无线电通讯系统，其核心思想是构造一个具有开放性、标准化、模块化的通用硬件平台，以将各种功能(如工作频段、调制解调类型 发表于：2011/7/14 基于FPGA的NAND Flash ECC校验 本文将ECC校验算法通过硬件编程语言VHDL在AheraQuanusⅡ7．0开发环境下进行了后仿真测试，实现了NANDFlash的ECC校验功能。本程序可实现每256Byte数据生成3ByteECC校验数据，且通过与原始ECC数据对比，能够保证检测出1bit的错误及其出错位置，进一步结合对此错误的纠正，可应用于NANDFlash读写控制器的FPGA设计，实现对数据的ECC校验，确保数据准备有效地传输。经硬件实验结果反馈，该算法硬件适应性良好。 发表于：2011/7/14 用低成本FPGA实现低延迟变化的CPRI 无线TEM（电信设备制造商）正受到布署基站架构的压力，这就是用更小体积、更低功耗、更低制造成本来建立，部署和运营。达到此目的的关键策略是从基站中分离出RF接收器和功率放大器，用它们来直接驱动各自的天线。这称为射频拉远技术(RRH)。通过基于SERDES的公共无线接口(CPRI)将基带数据传回到基站。本文主要阐述特定的低延迟变化的设计思想，在低成本FPGA上利用嵌入式SERDES收发器和CPRI IP（知识产权）核实现。 发表于：2011/7/14 基于FPGA的自适应波束形成算法实现 1引言在雷达及声纳信号处理系统中，波束形成算法通常采用DSP软件编程实现，控制逻辑电路采用CPLD来完成，这种方法具有软件编程灵活、功能易于扩展的优点，但对于实时性能要求很高的系统，如雷达、声纳探测和 发表于：2011/7/14 基于CycloneII系列FPGA的DDFS信号源实现 本设计在不向外扩展ROM存储器的情况下，对DDFS设计进行优化，充分利用Cyclone II系列FPGA的片上资源，其输出正弦信号最高频率可达4 MHz以上。只要采用更好的方案进行设计，使采样点可以做到232个及以上，频率分辨率可以做到0．015 Hz，达到mHz量级，进一步提高信号源的输出信号频率范围及频率分辨率等技术指标，可利用Cyclone II系列芯片设计出性能优良的信号源，达到实用信号源的要求。 发表于：2011/7/14 基于CPLD和嵌入式系统的LED点阵显示 通过采用自顶向下的设计思想，综合运用高速CPLD、双口RAM等技术和芯片，设计出了大、小屏幕皆适合的显示控制电路。特别是利用单片机、CPLD与双口RAM的无缝结合，将复杂的任务分配给不同的硬件处理，满足了对实时性的要求。本系统不仅给大屏幕LED点阵显示提供了优良的控制电路，而且为CPLD器件和EDA技术提供了切实的应用实例。其中，共享双口RAM的应用，为高速总线与低速总线的通信提供了一个新的解决方案。 发表于：2011/7/14 <…380381382383384385386387388389…>
