世界首款微处理器MP944被复活

最新资讯

基于CPLD 的多路数据采集系统的设计

随着数字化生活的到来， 数据采集系统在日常生活中的应用越来越显着。模拟信号和数字信号之间的转换已成为计算机控制系统中不可缺少的环节。较传统数据采集系统， 以可编程逻辑器件实现的数据采集系统具有时钟频率高，内部延时小， 速度快， 效率高， 组成形式灵活等特点。

发表于：2011/5/12

可编程系统芯片（PSC）在智能电池管理中的应用

可编程系统芯片(PSC)的应用越来越广泛。由于具有可编程性和灵活性，这种芯片在那些需要日后升级的应用中越来越突出。理想的平台应当是同时包括模拟和数字功能，并能以软件处理器核的方式增加智能的平台，这种平台可能支持构建智能电池管理系统所需的所有功能。

发表于：2011/5/12

赛灵思为满足100G系统需求扩展其通信产品阵容

赛灵思收购领先流量管理/数据包处理解决方案提供商Modelware，同时发布业界首款基于FPGA的100G流量管理参考设计， 可以满足满足企业、数据中心和服务提供商100G系统高带宽与服务质量需求

发表于：2011/5/11

基于DSP Builder的伪随机序列发生器设计及FPGA实现

简要分析了伪随机序列中应用广泛的m序列，Gold序列及平衡Gold码的概念、原理和应用。提出了一种基于Altera的DSP Builder工具箱的伪随机序列产生器设计方法,并通过设计实例,说明这种方法在简化设计难度、提高设计速度和灵活性等方面的优点和应用价值。并提出了其仿真和FPGA实现的基本方法。

发表于：2011/5/11

基于FPGA+DSP的高速中频采样信号处理平台的实现

基于FPGA+DSP的高速中频采样信号处理平台的实现,摘要：高速中频采样信号处理平台在实际应用中有很大的前景，提出采用FPGA+DSP的处理结构，结合高性能A／D和D／A处理芯片，设计了一个通用处理平台，并对其主要性能进行了测试。实验与实际应用表明，该系统具有很强的

发表于：2011/5/11

利用P89C669的23b的线性地址并采用CPLD外部扩展

P89C669是PHILIPS半导体一款51MX(存储器扩展)内核的微处理器，其指令执行速度2倍于标准的80C51器件，线性地址经扩展后可支持高达8 MB的程序存储器和8 MB的数据存储器，这是他相对于标准51内核的最大优点。目前的单片系统越来越复杂，扩展的外部设备也更多，如果能充分利用P89C669的丰富的线性地址资源，将能大大增强系统能力。在一个嵌入式系统开发中，笔者采用ALTERA公司的CPLD芯片EPM7032利用这款单片机的线性地址扩展了丰富的外部设备资源。

发表于：2011/5/11

优化FIR数字滤波器的FPGA实现

本文以FIR在FPGA中的实现结构为基础，研究了提高乘法器性能的途径，并实现了Booth算法的乘法器，此算法保证高速的前提下，缩小了硬件规模，使得该乘法器的设计适合工程应用及科学计算，在加法器实现上提出了一种结合了CSA加法器和树型结构的新型实现结构。利用以上两部分，成功设计了一个16阶FIR滤波器，并且达到了高速的目的，但在实现面积上还有待优化。

发表于：2011/5/11

单片型3D芯片集成技术与TSV的意义与区别简述

尽管晶体管的延迟时间会随着晶体管沟道长度尺寸的缩小而缩短，但与此同时互联电路部分的延迟则会提升。举例而言，90nm制程晶体管的延迟时间大约在1.6ps左右，而此时互联电路中每1mm长度尺寸的互联线路，其延迟时间会增加500ps左右；根据ITRS技术发展路线图的预计，到22nm制程节点，晶体管的延迟时间会达到0.4ps水平，而互联线路的延迟则会增加到1万ps水平。

发表于：2011/5/11

基于Nios II的UART与PC间的数据通信

NiosII系列嵌入式处理器使用32位的指令集结构ISA，允许设计者在很短的时间内构建一个完整的可编程芯片系统，风险和成本比中小规模的ASIC小。从硬件和软件两个方面探讨了基于CycloneII系列EP1C12Q240C8与PC的通信方案。

发表于：2011/5/10

基于Nios II的过程控制实验装置的研究

利用SOPC强大的IP核和容易配置的优势简化设计流程。充分发挥NiosⅡ强大的并行处理能力。该系统主要涉及多个下位机与FPGA的通信问题。

发表于：2011/5/10