世界首款微处理器MP944被复活

最新资讯

基于FPGA的IRIG-B编码器的设计

利用FPGA和M12T授时型GPS内核构成的IRIG-B编码模块采用M12T的100 pps信号触发IRIG-B编码器，使得编码输出的每个码元上升沿均与GPS模块严格一致，每个码元间隔严格相等，而且每个码元的上升沿均可作为同步参考点。利用FPGA的并发处理能力，使得系统实时性好。本文介绍的基于查找表的B码编码方法和通过查找表的数字调制方法具有占用资源小，设计简单，调制输出高次谐波小，信号边沿稳定等特点。

发表于：2011/4/12

莱迪思参考设计实现了图像信号处理器（ISP）与APTINA HiSPi CMOS传感器的连接

莱迪思参考设计实现了图像信号处理器（ISP）与APTINA HiSPi CMOS传感器的连接 莱迪思半导体公司（NASDAQ: LSCC）今日宣布全面支持使用LatticeXP2TM FPGA的Aptina的高速串行像素接口（HiSPi）。LatticeXP2 HiSPi桥参考设计实现了任意带有传统CMOS并行总线的图像信号处理器（ISP）与Aptina HiSPi CMOS传感器的连接。HiSPi桥解决方案是使用更高分辨率和更高的帧速率的CMOS传感器的理想选择，如安防摄像、汽车应用、高端消费摄像和其他摄像应用等。

发表于：2011/4/11

基于VHDL和FPGA的非对称同步FIFO设计实现

基于VHDL和FPGA的非对称同步FIFO设计实现,FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但

发表于：2011/4/11

电子记帐控税终端机设计的SoC芯片研究

本SoC芯片是面向电子记帐终端设备而设计的符合国家电子记帐终端设备标准的高性能嵌入式的系统芯片，其中以32位的SPARC V8架构的处理器为内核，集成了符合ISO7816标准的智能卡控制器和符合ISO7811／2标准的磁卡控制器接口等外围设备。他的应用既降低了电子记帐终端设备的成本，又大大提高了系统的可靠性。

发表于：2011/4/11

基于FPGA的多路图像采集系统的软件设计

本文实现了一种结合Altera公司生产的CycloneII系列FPGA与视频解码芯片ADV7181B的嵌入式图像采集系统。系统具有低功耗、低成本、高可靠和灵活性好等特点。基于FPGA的多路图像采集系统采用两片FPGA作为主控芯片，完成四路视频画面的同时显示和切换，实现两个FPGA的级联配置，采用Verilog语言编写的控制逻辑解决了画面抖动问题。系统软件集成度高，硬件结构清晰简单，即可满足一般监控场合对多处位置进行实时监控的需求，又能为功能更复杂的图像处理、压缩、传输系统提供前端图像数据采集。

发表于：2011/4/11

一种基于FPGA的接口电路设计

在简要介绍了PC／AT键码、旋转开关和EPM7128结构特点的基础上，介绍了利用FPGA实现旋转开关信号到PC／AT键码转换的设计方法。

发表于：2011/4/11

基于IP核的FPGA 设计方法

随着集成电路制造技术迅速向亚微米发展, 产生了系统级集成的新概念, 为缩短系统级芯片的设计时间, 重复利用已有的设计, 核基设计方法被广泛采用。本文介绍了核的分类及核基FPGA 的设计流程, 讨论了软核的设计思路和使用特点, 并给出了设计实例。

发表于：2011/4/11

基于Xilinx FPGA的片上系统无线保密通信终端

本设计使用硬件描述语言VHDL在FPGA数字逻辑层面上实现AES加解密，为了系统的扩展性和构建良好的人机交互，设计通过PS/2键盘输入加密密钥，并将其显示在LCD上。在软核MicroBlaze上，通过SPI总线读写FIFO和RAM控制射频芯片CC2420，使系统具有信道选择、地址识别、自动CRC校验功能，使系统更加安全、通信误码率更低。

发表于：2011/4/11

基于FPGA的三模冗余容错技术研究

摘要：基于SRAM的FPGA对于空间粒子辐射非常敏感，很容易产生软故障，所以对基于FPGA的电子系统采取容错措施以防止此类故障的出现是非常重要的。三模冗余(TMR)方法以其实现的简单性和效果的可靠性而被广泛用于对单粒子

发表于：2011/4/11

基于FPGA高速并行采样技术的研究

针对高速并行ADC时间交叉采样技术对多相时钟信号的高要求以及采集数据的误差，介绍了多相时钟设计的一种方法和利用FFT技术实现对增益误差的校正。通过实验仿真证明，该设计能够有效提升数据采集系统的性能。

发表于：2011/4/11