一种基于VHDL语言的全数字锁相环的实现AET-电子技术应用-最丰富的电子设计资源平台

一种基于VHDL语言的全数字锁相环的实现
所属分类：技术论文
上传者：aet
文档大小：168 K

所需积分：0分积分不够怎么办？
文档介绍：介绍一种基于VHDL语言的全数字锁相环实现方法，并用这种方法在FPGA中实现了全数字锁相环，作为信号解调的位同步模块。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章