基于FPGA的可层叠组合式SoC原型系统设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的可层叠组合式SoC原型系统设计
所属分类：技术论文
上传者：aet
文档大小：374 K

所需积分：0分积分不够怎么办？
文档介绍：为解决单片FPGA无法满足复杂SoC原型验证所需逻辑资源的问题，设计了一种可层叠组合式超大规模SoC验证系统。该系统采用了模块化设计，通过互补连接器和JTAG控制电路，支持最多5个原型模块的层叠组合,最多可提供2 500万门逻辑资源。经本系统验证的地面数字电视多媒体广播基带调制芯片(BHDTMBT1006)已成功流片。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章