基于SRT算法的单精度浮点除法器AET-电子技术应用-最丰富的电子设计资源平台

基于SRT算法的单精度浮点除法器
所属分类：技术论文
上传者：aet
文档大小：297 K

所需积分：0分积分不够怎么办？
文档介绍：采用VHDL语言，在FPGA上实现了单精度浮点除法器的设计，通过采用SRT算法、SD表示法、常数比较法以及飞速转换法，进一步提高电路的运算速度。使用NC－sim和Maxplus2仿真软件进行前仿真和后仿真，使用Synplify进行逻辑综合，采用EPF10K40RC208-3芯片，对除法器进行了仿真。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章