SDH中E1/VC-12异步映射的设计与实现AET-电子技术应用-最丰富的电子设计资源平台

SDH中E1/VC-12异步映射的设计与实现
所属分类：技术论文
上传者：aet
文档大小：316 K

所需积分：0分积分不够怎么办？
文档介绍：分析了同步数字体系中2.048Mbps支路信号E1异步映射进VC-12的过程，并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映射过程的正/零/负码速调整。同时，为了在异步时钟域之间可靠地传递数据，采用格雷码实现读时钟域对写指针的采样。该设计通过了功能仿真、综合及FPGA验证。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章