标识信息采集系统在智能应变测量中的开发

标识信息采集系统在智能应变测量中的开发[嵌入式技术][信息安全]

针对全机结构强度静力试验采用TIDS进行应变数据智能采集过程中遇到的在试验现场如何快速和准确记录应变片编号和TIDS标识信息的对应关系的问题，开发了标识信息采集系统。该系统采用二维码进行应变片编号和TIDS的标识信息的记录和打印，使用嵌入式技术根据需要进行数据采集器软件的开发，并应用于现场应变片编号和TIDS标识信息的采集。将该系统应用于某型飞机全机静力试验中，解决了TIDS使用过程中遇到的瓶颈问题，降低了出错率，提高了工作效率，真正意义上实现了TIDS的应用价值，规范了TIDS应变测量流程，加快了应变测量的智能化进程。

发表于：2015/12/21 下午6:44:00

LTE230无线通信基带芯片的设计与应用

LTE230无线通信基带芯片的设计与应用[通信与网络][通信网络]

在分析LTE230电力无线通信系统的基础上，针对当前LTE230终端平台存在的问题，设计出一种新型的高性能、低成本、低功耗的LTE230无线通信基带芯片。文章详述了该芯片的结构及其关键技术，并结合智能电网配用电业务带宽需求的2种典型应用场景，提出了基于该芯片的终端实现方案。

发表于：2015/12/21 下午2:44:00

数字下变频中抽取滤波器的设计及FPGA实现

数字下变频中抽取滤波器的设计及FPGA实现[可编程逻辑][通信网络]

针对软件无线电接收机数字下变频中高速数字信号的降采样需求，利用半带滤波器及级联积分梳状滤波器，设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后，利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明，该抽取滤波器设计是有效的，达到了设计指标。

发表于：2015/12/21 下午2:33:00

IDL与VC信息相互传递的实现方法

IDL与VC信息相互传递的实现方法[可编程逻辑][信息安全]

为了准确传递和保存IDL可视化数据信息，实现语言之间的互通性、资源共享性、数据信息的多样性、调用格式的不同性，基于解析函数调用的方法，运用动态链接库和一系列的子类函数获取数据，使IDL与VC之间相互转换信息，可通过VC直接对遥感影像进行处理，为应用系统的研发提供了一种新方法。试验实例证明，该方法能简单有效地将IDL与VC有机地结合在一起，实现了信息相互传递，并通过C直接对遥感影像进行操作处理。

发表于：2015/12/20 下午8:40:00

一种差动放大器输出转换电路的研究

一种差动放大器输出转换电路的研究[嵌入式技术][智能电网]

设计了一种差动放大器的教学电路，研究了电阻负载和恒流源负载的差动放大器的特性。实验电路切换简单，测量方便，便于实践。使用Multisim 10对电路进行仿真，测算了两种差动放大器电路的静态工作点、差模电压放大倍数、共模电压放大倍数以及共模抑制比等。实验结果表明，该电路实现了双端输出转单端输出路，达到电路转换目的。

发表于：2015/12/20 下午8:24:00

智能立交桥融雪喷洒远程监控系统

智能立交桥融雪喷洒远程监控系统[通信与网络][智能交通]

设计了一个智能立交桥融雪喷洒远程监控系统。以WinCC为上位机监控核心，由研华模块ADAM4068、ADAM4117为下位机的控制和采集模块，由以太网转485模块来实现上位机与下位机的连接。西门子S7-200作为循环控制装置，控制电磁阀的循环开闭。通过VPN技术实现远程组网，保证数据传输的安全性。通过WinCC监控界面来监视下位机的数据情况并且实现对下位机电磁阀的控制，从而控制融雪剂的喷洒。

发表于：2015/12/20 下午8:09:00

分层异构无线网络中的干扰抑制技术及分析

分层异构无线网络中的干扰抑制技术及分析[通信与网络][通信网络]

在无线网络中，带宽和降低功耗的需求导致小区的覆盖范围变小，这就要求减少用户与基站的距离，进而增加系统容量。传统宏蜂窝和低功率小蜂窝共存的异构网络可以有效地提高系统容量，但是宏蜂窝和小蜂窝的同层干扰和跨层干扰严重影响了系统性能。提出了分层干扰对齐预编码技术，有效地缓解了同层干扰和跨层干扰。

发表于：2015/12/20 下午8:00:00

传感器系统的高精度Hybrid ADC的研究与设计

传感器系统的高精度Hybrid ADC的研究与设计[MEMS|传感技术][工业自动化]

介绍了一种应用于传感器检测系统的高精度Hybrid ADC，此系统是基于双积分ADC与SAR ADC的混合结构。详细描述了此结构提出的理论基础、电路的具体结构，并基于此结构设计了一款16位Hybrid ADC，此系统的时钟频率为25 MHz，输入电压范围为0.5 V~4.5 V，电源电压为5 V。仿真结果显示，此结构的16位ADC的信噪比达到90 dB，有效位数可达到15位，而且仅用了28个时钟周期实现了16位ADC的转换，此结构既有双积分ADC的高分辨率的特点，还部分继承了SAR ADC的速度优势。

发表于：2015/12/18 下午2:55:00

基于FPGA的硬件排序系统设计

基于FPGA的硬件排序系统设计[可编程逻辑][数据中心]

针对软件排序速度慢、排序数据量小以及占用CPU资源多等问题，设计了一种基于FPGA的硬件排序系统。排序过程采用DMA工作方式，不占用CPU资源；数据传输采用SISO（串行输入/串行输出）方式，减少FPGA内部布线资源，增强排序系统可靠性。利用Modelsim仿真工具对硬件排序系统进行仿真验证，仿真结果表明，硬件排序系统可以有效提高排序效率以及降低CPU使用率。

发表于：2015/12/18 下午2:37:00

基于云基础设施的服务部署优化问题建模

基于云基础设施的服务部署优化问题建模[通信与网络][数据中心]

目前典型的云基础设施提供商所提供的虚拟机资源都是有限的规格类型，当同一个服务部署在不同配置的虚拟机上时，会体现出不同的性能。通过对基于云基础设施的SaaS层服务部署情况进行研究和分析，提出对服务部署策略进行优化的必要性，并将该服务部署优化问题抽象为多目标组合优化问题，对其进行数学建模；然后利用排队论，得出优化指标的计算方法，并进行实验验证。

发表于：2015/12/17 下午9:20:00