EDA与制造相关文章

台积电产能持续紧缺 AMD要找宿敌Intel代工

"8月14日，相关报告显示，受台积电产能持续紧缺制约，AMD预计将与Intel签订代工合作协议，采用其EMIB-T先进封装技术，相关合作大概率集中在Instinct GPU等大型AI芯片的封装环节，不会涉及锐龙或EPYC处理器。瑞银分析师指出，谷歌、苹果、AMD和SpaceX都将签约Intel代工服务采用该技术，该技术封装成本较台积电CoWoS方案低约50%。Intel计划2027年批量交付EMIB-T封装方案，目前封装本体良率已接近90%，仅基板良率为50%，是当前尚未攻克的瓶颈。此外高盛发布报告看衰AMD在数据中心市场追赶NVIDIA的前景，预判2026至2028年双方机架出货量差距最大可达近十倍。"

发表于：2026/8/14

谷歌Tensor G6芯片采用台积电最新改良3nm制程

8 月 14 日消息，Google（谷歌）硬件副总裁彭昱钧昨日确认，本周早些时候发布的 Pixel 11 系列智能手机所搭载的 Tensor G6 芯片采用台积电最新改良 3nm 制程。这意味着此前“Tensor G6 移动端首发台积电 2nm”的传闻不实。

发表于：2026/8/14

长鑫科技赶超腾讯 成为中国市值最高上市公司

8 月 13 日，长鑫科技目前市值达 3.54 万亿元人民币，超越腾讯的 4.01 万亿港币（注：现汇率约合 3.45 万亿元人民币）成为中国市值最高上市公司。

发表于：2026/8/14

日本开发出新型半导体集成平台 让AI芯片更紧凑高速且节能

日本东京科学大学研究团队开发出一种面向人工智能（AI）系统的新型半导体集成平台BBCube。该平台融合高密度芯片贴装、无凸点芯片互连和多尺度热分析三项技术，可提高AI芯片集成密度和数据传输能力，同时降低热阻、改善散热性能，为高性能、低能耗AI加速器和高性能计算系统提供了新的技术方案。相关成果已在美国举行的2026年第76届IEEE电子元件与技术大会以及2026年IEEE/JSAP超大规模集成电路技术与电路研讨会上公布。

发表于：2026/8/14

美国宣布对进口无人机及零部件征收关税

8月14日消息，此前，美国商务部232调查报告认为，美国无人机供应链高度依赖海外进口，本土产能不足，进口产品对国家安全构成风险，因此通过关税抬高进口成本，倒逼无人机产业链回流美国本土建设产能

发表于：2026/8/14

中芯国际Q2营收首超30亿美元 净利暴涨261.7%

8月13日A股盘后，国产晶圆代工龙头大厂中芯国际发布了未经审计的2026年二季度财报，整体营收首次突破30亿美元，创历史新高。

发表于：2026/8/14

味之素ABF对华砍单30% 国产替代成色几何？

8月13日消息，据集微网报道称，“产业链最新消息，味之素已通知对中国大陆市场缩减ABF薄膜供给30%”，进一步放大了国内供应链的供给焦虑，也印证了行业长期产能紧缺的基本判断。

发表于：2026/8/14

三星推迟至2030年导入High NA EUV用于量产1nm

8月12日，在韩国举行的“2026下一代光刻与图案化会议”（2026 Next-Generation Lithography + Patterning）上，三星电子技术副总裁朴昌民（ChangMin Park）表示，公司计划从1纳米（A10）制程节点开始，引入ASML的高数值孔径（High NA）极紫外（EUV）光刻机进行量产。这一时间点预计在2030年左右。

发表于：2026/8/13

新思科技联手AMD微软 用AI加速芯片设计

8月13日消息， 新思科技宣布推出面向芯片设计领域的全新自主化智能体AI工作流。该工作流与AMD联合开发，目前已可在Microsoft Discovery平台上进行评估。

发表于：2026/8/13

SK海力士已重启大连二厂建设！

8月11日消息，据韩国媒体Sedaily报道，存储芯片大厂SK海力士已重启其子公司Solidigm位于中国大连的NAND Flash闪存生产基地二厂的建设，此举将使其当地产能提升约50%。

发表于：2026/8/13

干法刻蚀设备的核心参数有哪几项？北京三和联专业从事干法刻蚀设备研发生产13年，给您做详细介绍：

北京三和联自研生产的干法刻蚀设备有：桌面级反应离子刻蚀机（SV-RIE，价格低廉，满足预算有限的客户需求）反应离子体刻蚀机（RIE），感应耦合等离子体刻蚀机（ICP），离子束刻蚀机（IBE）。北京三和联系列干法刻蚀机除了满足常见的硅基材料，硅基材料：Si/SiO2/石英/SiNx/SiC……； III-V材料：InP/GaAs/GaN…… ；IV-IV材料：SiC……； II-VI材料：CdTe…… 磁性材料/合金材料 金属材料：Ni/Cr/Al/Cu/Au…… 有机材料：PR/有机膜……硅深蚀等，还针对芯片失效刻蚀去层分析应用，二维材料生长及刻蚀应用开发了专用机台；

发表于：2026/8/12

基于智能层次化设计流程的RISC-V高性能CPU Core的后端实现

随着AI应用场景的多元化，市场的发展逐渐成熟，对于高算力处理器芯片的需求日趋紧迫，而千万门级的大规模CPU Core通常面临着设计周期长、高频实现难度大等痛点。为此，通过引入Cadence公司提出的新流程方法学——智能层次化设计流程（Smart Hierarchy Flow），从设计端和实现端都进行了相应的改进创新，将设计层次化切分，并行操作，相比于展平化设计流程（Flatten Flow）极大地缩短模块设计过程中软件的运行时间，且可实现自动化规划切分子模块（Auto Partition Generator）的功能。相比于传统层次化设计流程（Traditional Hierarchy Flow）又表现出高质量的接口时序约束和人力成本的节约，为加快芯片上市提供了强大的推动力。……

发表于：2026/8/12

基于仿射变换参数优化的多维度电流分布快速重构方法及应用

针对芯片封装设计早期缺乏联合电流分析模型、仿真迭代周期长的痛点，提出一种基于仿射变换参数优化的多维度直流电流分布快速重构方法。该方法设计一套多模板兼容的可扩展损失函数，在芯片级，通过拟合已知功能模块的电流分布，优化仿射变换参数以重构出全芯片的电流分布云图；在封装级，通过同步优化多芯片相对于封装的仿射变换参数，以最小化布局匹配误差，从而将多个独立的芯片电流分布云图精准合成为系统级联合电流分布云图。然后，设计实现相关GUI工具，建立从“模块→芯片→封装”全链路映射框架，无需详细版图，即可在15 min内生成覆盖芯片到封装的多维度电流分布，较传统后仿建模流程提速30倍。实验表明，该方法能在芯片设计早期精准捕捉压降热点与电迁移风险区域，为芯片封装电源设计提供高置信度的早期探索与快速验证手段。

发表于：2026/8/12

基于SimPoint采样的玄铁RISC-V处理器动态功耗分析高效评估方法

基于Cadence Palladium Z3硬件仿真平台的高性能RISC-V处理器硅前动态功耗分析（DPA），在SPEC CPU 2017等工业级基准测试驱动下面临严峻的机时瓶颈，全程DPA仿真往往需要数十至数百小时。提出一种基于SimPoint采样的高效功耗评估方法，将SimPoint切片与Palladium Power Trend DPA有机融合：以SimPoint切片驱动Palladium仿真，在玄铁RISC-V处理器RTL内置的core_monitor模块精确控制下，于稳态指令窗口［25 M， 50 M］开启Power Trend采样；再通过四层加权还原公式将各切片功耗聚合为全程等效平均功耗与功耗热图，且加权还原所需的执行周期数与SPEC性能算分数据完全共享。在SPEC CPU 2017 INTrate全套10个benchmark上，378个代表性切片将DPA总机时从约4 500小时缩减至约5.5小时（加速比超过800倍），Power Trend工具测量误差约±5%（经PTPX验证），完全满足日常迭代验证的工程需求。

发表于：2026/8/12

基于Virtuoso的模拟电路版图智能体技术研究

针对模拟集成电路版图设计耗时长、学习门槛高，以及传统自动化工具易用性差等瓶颈，提出一种基于Cadence Virtuoso平台、依托智能体技术的模拟电路版图生成与交互式优化框架。该框架融合大语言模型驾驭工程技术，可将自然语言指令精准转换为版图设计约束，并搭建约束驱动的自动布局布线工具链，实现从设计意图到版图输出的端到端自动化转换。针对四类典型电路的实验结果表明，自动生成版图的面积平均可节省12.11%，设计效率最高提升48倍。该方法在保障版图质量的同时，显著提升设计效率与工具易用性，为模拟电路版图的自动化设计提供了可行技术路径。

发表于：2026/8/12