• 首页
  • 新闻
    业界动态
    新品快递
    高端访谈
    AET原创
    市场分析
    图说新闻
    会展
    专题
    期刊动态
  • 设计资源
    设计应用
    解决方案
    电路图
    技术专栏
    资源下载
    PCB技术中心
    在线工具库
  • 技术频道
    模拟设计
    嵌入式技术
    电源技术
    可编程逻辑
    测试测量
    通信与网络
  • 行业频道
    工业自动化
    物联网
    通信网络
    5G
    数据中心
    信息安全
    汽车电子
  • 大学堂
  • 期刊
  • 文献检索
期刊投稿
登录 注册

基于智能化BNG的家庭宽带互联网质量分析系统研究

基于智能化BNG的家庭宽带互联网质量分析系统研究[通信与网络][通信网络]

针对运营商家庭宽带运维响应被动、故障定位传统两大核心困境,通过将智能化能力引入家庭宽带网络网关(BNG),构建智能化BNG家庭宽带互联网质量分析系统,将用户体验与网络性能深度结合,实现业务、网络和网元的主动智能质量分析。经测试验证,该系统不仅可评估主流游戏,质量分析还覆盖家庭终端到运营商IP网络路径,全方位保障家庭宽带网络运维的智能化与高效性。

发表于:2026/8/12 下午4:32:27

基于智能层次化设计流程的RISC-V高性能CPU Core的后端实现

基于智能层次化设计流程的RISC-V高性能CPU Core的后端实现[EDA与制造][工业自动化]

随着AI应用场景的多元化,市场的发展逐渐成熟,对于高算力处理器芯片的需求日趋紧迫,而千万门级的大规模CPU Core通常面临着设计周期长、高频实现难度大等痛点。为此,通过引入Cadence公司提出的新流程方法学——智能层次化设计流程(Smart Hierarchy Flow),从设计端和实现端都进行了相应的改进创新,将设计层次化切分,并行操作,相比于展平化设计流程(Flatten Flow)极大地缩短模块设计过程中软件的运行时间,且可实现自动化规划切分子模块(Auto Partition Generator)的功能。相比于传统层次化设计流程(Traditional Hierarchy Flow)又表现出高质量的接口时序约束和人力成本的节约,为加快芯片上市提供了强大的推动力。……

发表于:2026/8/12 下午4:26:01

基于仿射变换参数优化的多维度电流分布快速重构方法及应用

基于仿射变换参数优化的多维度电流分布快速重构方法及应用[EDA与制造][工业自动化]

针对芯片封装设计早期缺乏联合电流分析模型、仿真迭代周期长的痛点,提出一种基于仿射变换参数优化的多维度直流电流分布快速重构方法。该方法设计一套多模板兼容的可扩展损失函数,在芯片级,通过拟合已知功能模块的电流分布,优化仿射变换参数以重构出全芯片的电流分布云图;在封装级,通过同步优化多芯片相对于封装的仿射变换参数,以最小化布局匹配误差,从而将多个独立的芯片电流分布云图精准合成为系统级联合电流分布云图。然后,设计实现相关GUI工具,建立从“模块→芯片→封装”全链路映射框架,无需详细版图,即可在15 min内生成覆盖芯片到封装的多维度电流分布,较传统后仿建模流程提速30倍。实验表明,该方法能在芯片设计早期精准捕捉压降热点与电迁移风险区域,为芯片封装电源设计提供高置信度的早期探索与快速验证手段。

发表于:2026/8/12 下午2:16:52

基于SimPoint采样的玄铁RISC-V处理器动态功耗分析高效评估方法

基于SimPoint采样的玄铁RISC-V处理器动态功耗分析高效评估方法[EDA与制造][工业自动化]

基于Cadence Palladium Z3硬件仿真平台的高性能RISC-V处理器硅前动态功耗分析(DPA),在SPEC CPU 2017等工业级基准测试驱动下面临严峻的机时瓶颈,全程DPA仿真往往需要数十至数百小时。提出一种基于SimPoint采样的高效功耗评估方法,将SimPoint切片与Palladium Power Trend DPA有机融合:以SimPoint切片驱动Palladium仿真,在玄铁RISC-V处理器RTL内置的core_monitor模块精确控制下,于稳态指令窗口[25 M, 50 M]开启Power Trend采样;再通过四层加权还原公式将各切片功耗聚合为全程等效平均功耗与功耗热图,且加权还原所需的执行周期数与SPEC性能算分数据完全共享。在SPEC CPU 2017 INTrate全套10个benchmark上,378个代表性切片将DPA总机时从约4 500小时缩减至约5.5小时(加速比超过800倍),Power Trend工具测量误差约±5%(经PTPX验证),完全满足日常迭代验证的工程需求。

发表于:2026/8/12 下午2:10:01

基于Virtuoso的模拟电路版图智能体技术研究

基于Virtuoso的模拟电路版图智能体技术研究[EDA与制造][工业自动化]

针对模拟集成电路版图设计耗时长、学习门槛高,以及传统自动化工具易用性差等瓶颈,提出一种基于Cadence Virtuoso平台、依托智能体技术的模拟电路版图生成与交互式优化框架。该框架融合大语言模型驾驭工程技术,可将自然语言指令精准转换为版图设计约束,并搭建约束驱动的自动布局布线工具链,实现从设计意图到版图输出的端到端自动化转换。针对四类典型电路的实验结果表明,自动生成版图的面积平均可节省12.11%,设计效率最高提升48倍。该方法在保障版图质量的同时,显著提升设计效率与工具易用性,为模拟电路版图的自动化设计提供了可行技术路径。

发表于:2026/8/12 下午2:03:21

基于Virtuoso Studio 平台FMC Yield Estimation 快速良率评估算法的研究与应用

基于Virtuoso Studio 平台FMC Yield Estimation 快速良率评估算法的研究与应用[EDA与制造][工业自动化]

探讨了 Cadence Virtuoso ADE 环境下,基于 AI 增强的 Fast Monte Carlo(FMC)分析方法。FMC 新增良率估计(Yield Estimation)算法的 GUI 支持,结合原有最差样本(Worst Samples)算法,构建了覆盖多场景的高 Sigma 良率分析方案。其核心是利用 AI 模型大幅减少仿真次数,解决传统蒙特卡洛算力消耗过大的问题。两种算法目标互补:Worst Samples 从海量样本中精准定位最差性能点与极端工艺角,评估设计鲁棒性;Yield Estimation 则在固定预算下,通过统计推断快速量化整体良率与故障率。实际流程中,先通过 Yield Estimation 完成良率摸底与方案评估,再用 Worst Samples 深挖关键 Sigma 水平的失效细节,指导电路优化。该方法为先进 IC 设计在高变异、高良率要求下的高效分析与调试提供了灵活的方法论支撑。

发表于:2026/8/12 下午1:56:01

Smart ECO 在关键block上的评估和应用

Smart ECO 在关键block上的评估和应用[EDA与制造][工业自动化]

芯片流片前后,为修复设计缺陷或性能问题,通常需通过工程变更指令进行局部修改,同时尽量减少对整体设计的影响。目前主要依赖Conformal平台实现这一目标,但针对关键模块,其FEF流程生成的补丁规模较大,资源消耗较高,后端团队在集成结果至现有布局布线或收敛时序时面临显著挑战。经过多种工程变更指令流程评估与实践验证,Smart ECO流程在补丁规模和运行时长上展现出显著优势,有效降低资源占用,从而显著提升后端布局布线效率及时序验证的成功率,为芯片设计优化提供有力支持。

发表于:2026/8/12 下午1:49:26

基于机器学习与卫星遥感的底层缺氧预测

基于机器学习与卫星遥感的底层缺氧预测[人工智能][安防电子]

沿海缺氧严重威胁海洋生态系统的稳定性。鉴于传统观测手段成本高昂且在时空尺度上存在局限,机器学习与卫星遥感技术已被广泛应用于缺氧预测,但现有多数模型仍面临“黑箱”特性及预测周期短等挑战。结合1998—2019年墨西哥湾北部原位溶解氧数据与卫星遥感影像(海表温度、盐度、叶绿素a),构建了一个兼具物理机制可解释性与长时序外推能力的缺氧空间预测模型。结果表明,XGBoost模型展现了最优的预测性能,成功重建了2003—2019年夏季缺氧区空间分布,并有效填补了观测缺失年份的数据空白。SHAP分析揭示,海表温度主导的层化效应和盐度反映的淡水输入是关键驱动因子。本研究证实了融合卫星遥感与可解释性机器学习在缺氧长期连续监测中的巨大潜力。

发表于:2026/8/11 下午5:04:31

基于StatAvg的网络安全数据共享策略研究

基于StatAvg的网络安全数据共享策略研究[人工智能][信息安全]

随着物联网(IoT)和人工智能(AI)技术的快速发展,网络安全威胁日益复杂化,传统的入侵检测系统(IDS)面临巨大挑战。联邦学习(FL)作为一种新兴的隐私保护分布式学习方案,能够有效地解决数据隐私和集中式训练的矛盾。然而,FL在实际应用中常常遇到数据非独立同分布(non-iid)的问题,这严重影响了全局模型的性能。提出了一种名为StatAvg的统计平均方法,旨在缓解FL中的数据异质性问题。StatAvg通过让FL客户端共享本地数据统计信息(如均值和方差),服务器聚合生成全局统计信息用于数据标准化,从而改善模型收敛。主实验在TON-IoT和CIC-IoT-2023两个网络安全数据集上进行,StatAvg的性能显著优于现有的FedAvg、FedLN和FedBN等方法,平均提升了检测准确率和F1分数4%~17%。……

发表于:2026/8/11 下午4:57:33

基于算法稀疏性的卷积神经网络加速方法研究

基于算法稀疏性的卷积神经网络加速方法研究[人工智能][消费电子]

尽管CNN经剪枝及ReLU激活后具有显著稀疏性可提升推理效率,但稀疏分布不规则易导致负载不均衡。此外,卷积与池化串行执行造成的访存带宽浪费限制了性能。为解决以上问题,提出一种稀疏CNN加速算法和卷积池化融合方法,并在寒武纪MLU上进行了验证。首先,设计基于CSR格式的自适应SpMV算法AdaSpConv,通过动态任务分配有效解决核心间负载均衡问题;其次,提出CSR-CP存储格式实现卷积与池化的算子融合,减少数据搬运并显著降低访存延迟。实验结果表明,在MLU370-S4平台上,AdaSpConv峰值性能达0.828 GFLOP/s,有效访存带宽达3.39 GB/s,性能显著优于Scalar、Vector及Adaptive算法;基于CSR-CP存储格式,VGG-16和ResNet-50的卷积运算较传统方法分别加速2.87倍和1.99倍。

发表于:2026/8/11 下午4:49:21

  • <
  • …
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • …
  • >

活动

MORE
  • 赠书活动|关于“用AI写论文“的大讨论
  • “AI+抗量子密码"技术沙龙活动将于月底举办
  • 2026国产车规芯片新品十强榜单正式发布
  • 征文启事:2026电子信息工程学术研讨会(集成电路应用杂志)
  • 2026 阿里云 Data+AI 工程师全球挑战赛圆满收官

高层说

MORE
  • 芯粒落地,为何亟需加快仿真速度?
    芯粒落地,为何亟需加快仿真速度?
  • 84年蜕变,一家日本企业在AI时代的精密执着
    84年蜕变,一家日本企业在AI时代的精密执着
  • 海光“Agent to Token开放计算架构”重塑词元生产力
    海光“Agent to Token开放计算架构”重塑词元生产力
  • “AI+EDA”有望大幅提升芯片设计效率
    “AI+EDA”有望大幅提升芯片设计效率
  • 6G与AI双向奔赴:构筑面向2030年代的智能网络
    6G与AI双向奔赴:构筑面向2030年代的智能网络
  • 网站相关
  • 关于我们
  • 联系我们
  • 投稿须知
  • 广告及服务
  • 内容许可
  • 广告服务
  • 杂志订阅
  • 会员与积分
  • 积分商城
  • 会员等级
  • 会员积分
  • VIP会员
  • 关注我们

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2